中心論題：

• 1、分析串擾信號產生機理

• 2、分析串擾的幾個重要特性

• 3、說明在PCB設計時如何控制串擾

• 
  

解決方案：

• 將串擾控制在可容忍范圍

• 在電流流向、信號源與邊緣翻轉速率、線間距P與兩線平行長度L、地平面等方面控制串擾。

當今飛速發展的電子設計領域，高速化和小型化已經成為一種趨勢，如何在縮小電子系統體積的同時，保持并提高系統的速度與性能成為擺在設計者面前的一個重要課題。EDA技術已經研發出一整套高速PCB和電路板級系統的設計分析工具和方法學，這些技術涵蓋高速電路設計分析的方方面面：靜態時序分析、信號完整性分析、EMI/EMC設計、地彈反射分析、功率分析以及高速布線器。同時還包括信號完整性驗證和Sign-Off，設計空間探測、互聯規劃、電氣規則約束的互聯綜合，以及專家系統等技術方法的提出也為高效率更好地解決信號完整性問題提供了可能。這里將討論分析信號完整性問題中的信號串擾及其控制的方法。
　　
串擾信號產生的機理：

串擾是指一個信號在傳輸通道上傳輸時，因電磁耦合而對相鄰的傳輸線產生不期望的影響，在被干擾信號表現為被注入了一定的耦合電壓和耦合電流。過大的串擾可能引起電路的誤觸發，導致系統無法正常工作。如圖1的電路，AB之間的門電路稱為干擾源網絡(Aggressor Line)，CD之間的門電路稱為被干擾源網絡(Victim Line)。只要干擾源一改變狀態，我們就可以觀察到受害源處的脈沖串擾。

 
圖1　串擾的干擾源網絡和被干擾網絡

信號在傳輸通道上傳輸對相鄰的傳輸線上引起兩類不同的噪聲信號：容性耦合信號與感性耦合信號，如圖2、圖3所示。容性耦合是由于干擾源(Aggressor)上的電壓(Vs)變化在被干擾對象(Victim)上引起感應電流(i)通過互容Cm而導致的電磁干擾，而感性耦合則是由于干擾源上的電流(Is)變化產生的磁場在被干擾對象上引起感應電壓(V)通過互感(Lm)而導致的電磁干擾。

 
圖2　電容耦合示意圖

　　
 　　　　　　　　　　　　　　
圖3　電感耦合示意圖

串擾的幾個重要特性分析

a 電流流向對串擾的影響
串擾是具有方向的，其波形是電流方向的函數，這里我們來看兩種情況下的信號仿真。第一種情況是干擾源線網與被干擾對象線網的電流流向相同，第二種情況是干擾源線網與被干擾對象線網的電流流向相反(即位于B點的為驅動源，而位于A點的為負載)。AB和CD線網都加入20MHz的信號，表1給出了遠端D點的串擾峰值，串擾的波形仿真結果如圖4所示。

 
表1　電流流向不同時的串擾峰值

由仿真結果可知，電流流向為反向時的遠端串擾峰值(357.6mm)要大于電流流向為同向時的遠端口串擾峰值(260.5)。同時由圖4可以看到，當干擾源的電流流向改變后，被干擾源的串擾極性也改變了。這說明串擾的大小和極性與相應干擾源上信號的電流流向有關的。

 
(a)電流為同向時的串擾波形

 　　　
(b)電流為反向時的串擾波形
圖4　電流流向對峰值的影響

遠端D點串擾一般大于近端C點串擾，因此在串擾抑制中，D點的遠端串擾通常被作為考察線網峰值串擾電壓大小的重點考慮的因素。

b 信號源頻率與邊緣翻轉速率
干擾源信號頻率越高，被干擾對象上的串擾幅值越大，我們對圖1中干擾源網絡AB上的信號頻率f1分別取不同頻率值時，對被干擾對象上的串擾進行了仿真，仿真結果見表2，信號頻率不同時的串擾波形見圖5，標記為“1"、“2"箭頭所指的波形頻率分別為“500MHz"、“100MHz"。

表2　干擾源頻率取不同值時的串擾峰值

 
由仿真結果可見，被干擾對象上的串擾電壓與干擾源信號的頻率取值成正比，當干擾源頻率大100MHz時，必須采取必要的措施來抑制串擾。同時，由圖5還可以看出，當干擾源頻率大到500MHz時的波形，明顯看出被干擾對象的近端C點的串擾已經大于其遠端D點的串擾，這說明此時容性耦合已經超過感性耦合而成為主要的干擾因素，這種情況下不但要處理好遠端串擾，而且需要謹慎處理經常容易被忽略的近端串擾。

另外，我們來分析另一項對串擾影響極大的因素，它就是信號的邊緣翻轉速率，在數字電路中，除了信號頻率對串擾有較大影響外，信號的邊緣翻轉速率(上升沿和下降沿)對串擾的影響更大，邊沿變化越快，串擾越大。由于在現代高速數字電路的設計中，具有較大的邊緣翻轉速率的器件的應用越來越廣泛，因此對于這類器件，即使其信號頻率不高，在布線時也應認真對待以防止過大的串擾產生。